6657 DDR3控制器调试的过程遇到的问题

您好，

我们在目前有一设计使用了TMS320C6657，外接两颗16位DDR3（MT41K128M16JT-125IT），6657 CORE_CLK输入100Mhz，DDR_CLK输入60Mhz。使用STK_C6657中的Memory_test例程修改部分参数来调试DDR控制器，主程序如下：

KeyStone_DDR_Init.c例程中的C6657_EVM_DDR_Init函数如下：gpBootCfgRegs->DDR3_CONFIG_REG[2~5]，和gpBootCfgRegs->DDR3_CONFIG_REG[14~17]对应6657EVM板使用两颗16位DDR3芯片组成32位接口的4个Lane，值不为0

我用DDR3 PHY Calc v10.xlsx文件计算leveling所需参数，我输入的是LANE0~3的走线长度，出来的却是Lane4~7寄存器参数，相应的，我的板子DDR3控制部分也没调试通过，感觉这与SPRUGV8D文档中关于DDR3_CONFIG_x与Byte lane对应关系不符合，是不是针对6657这款芯片有另外的专门Calc文件？