C6655在使用UPP和FPGA通信数据丢点的问题

您好！

目前在调试C6655和FPGA使用UPP通信时出现，FPGA发送过来的数据在DSP端会出现丢点的情况。

具体详情：

UPP 的DMA设置

#define upp_rece_line_size        (1024)

#define upp_rece_line_count       (1)

#define upp_rece_frame_size       (upp_rece_line_size * upp_rece_line_count)

#define upp_rece_line_offset      (upp_rece_line_size)

#define upp_rece_frame_bytes      (upp_rece_frame_size*sizeof(Uint16))

FPGA每隔1秒发送0x0000-0x03ff的数据到DSP

DSP接收到1024个数据后产生硬件中断，在CCS设断点查看收到的数据如下

发现一个规律，丢点一般在0x0080,0x0100，0x0200等整点位置，

数据丢点导致收到的数据数量不够，不会产生中断，只有在下次数据来的时候产生中断，且导致数据每次都会错位。

请TI技术专家看看可能会是什么原因？

谢谢