想测试最高速度，为避免额外时钟消耗总线在一段时间内只进行读操作。
设置了建立、保持周期，8个周期完成一次操作，单独使用一个核进行总线操作。通过FPGA抓波形发现两次操作之间被插入了30多个时钟周期，这样相当于40个周期才完成一次操作，不知道这30多个时钟周期是怎么来的，有没有办法消除，或者这里很有什么驱动才能实现？
↧
Channel:
C6000™多核 - 最近的话题
X
Are you the publisher?
Claim or
contact us
about this channel.
X
0
Channel Details:
- Title: C6000™多核 - 最近的话题
- Channel Number: 60076759
- Language: Chinese
- Registered On: February 27, 2016, 11:02 am
- Number of Articles: 5545
- Latest Snapshot: December 17, 2019, 7:41 am
- RSS URL: http://www.deyisupport.com/question_answer/dsp_arm/c6000_multicore/f/53/rss.aspx?mode=0
- Publisher: https://e2echina.ti.com/question_answer/dsp_arm/c6000_multicore/f/53
- Description:
- Catalog: //macchinetta66.rssing.com/catalog.php?indx=60076759
© 2025 //www.rssing.com