使用FPGA V6给6678发送数据，速率配成5Gb，使用四个1x，现象是只能收到中断，DDR里却没有数据，从FPGA那端看，数据已经发送给FPGA的srio内核了说，这个有可能是什么原因？在6678那边有没有什么途径可以看FPGA是不是有数过来以及DDR的状态是不是正确呢？
↧
Channel:
C6000™多核 - 最近的话题
X
Are you the publisher?
Claim or
contact us
about this channel.
X
0
Channel Details:
- Title: C6000™多核 - 最近的话题
- Channel Number: 60076759
- Language: Chinese
- Registered On: February 27, 2016, 11:02 am
- Number of Articles: 5545
- Latest Snapshot: December 17, 2019, 7:41 am
- RSS URL: http://www.deyisupport.com/question_answer/dsp_arm/c6000_multicore/f/53/rss.aspx?mode=0
- Publisher: https://e2echina.ti.com/question_answer/dsp_arm/c6000_multicore/f/53
- Description:
- Catalog: //macchinetta66.rssing.com/catalog.php?indx=60076759
© 2025 //www.rssing.com