Clik here to view.
6678自测试结果乱码
用hyper terminer查看内建自测试结果如图所示，然后我仿照烧写EEPROM ox51的方法往0x50 EEPROM烧写了官网给的eeprom50.bin，烧写过程load .out之后view Memory Browser我填的地址是0x0C000000，不知道对不对，但是最后自测试结果还是这样，而且烧写nor flash时一直提示nor device open...
View ArticlePDSP0 配置问题，发送队列没有反应
你好，我现在正在调试6678网络模块（硬件平台是C6678），在配置PDSP0接收指定MAC地址数据包时遇到问题，代码大致流程如下：ret = Pa_addMac(pa_inst_hdl, pa_LUT1_INDEX_NOT_SPECIFIED,...
View ArticleClik here to view.
同一DSP下载多个工程的相关问题
请问，同一DSP中能否按照不同核下载不同的程序进行调试？这种情况下需要修改代码下载的位置吗？如何修改？现在是想将同一DSP中前4核下载一工程，后4核下载一不同工程。但是这样做后，在调试过程中发现运行过程中并没有根据工程中的逻辑进行，例如，程序会前后进入同一if-else语句。更甚者，调试过程中出现了7核中出现了3个main文件。
View Article如何创建使用两个C6678DSP的工程？
我现在的板子上有两片C6678dsp，请问，如何在一个打开的CCS5界面下面创建用于这两个c6678DSP的工程，然后如何进行load和调试？还是说要打开两个CCS5界面？另外，如果每个DSP我需要用两个核（0核和1核），那该怎么创建工程呢？是不是要创建4个工程，写4个main函数？
View Article6657编译优化后不能进中断
求教！我用的DSP型号是6657单核运行， upp驱动程序在编译优化前正常运行，编译优化后，全速运行不能进中断，因为我在中断函数里有计数变量增加。全速运行中断计数变量不增加。但是在中断里打断点，是可以进中断的，可以看到中断计数变量增加。而且我的uPP相关的寄存器变量和标志位已经声明为volatile了。请问这是什么原因？可以解答一下吗？这个问题好奇怪。O3编译优化会改变寄存器配置吗？谢谢！
View Article6657编译优化不能进中断
求教！我用的DSP型号是6657单核运行， upp驱动程序在编译优化前正常运行，编译优化后，全速运行不能进中断，因为我在中断函数里有计数变量增加。全速运行中断计数变量不增加。但是在中断里打断点，是可以进中断的，可以看到中断计数变量增加。而且我的uPP相关的寄存器变量和标志位已经声明为volatile了。请问这是什么原因？可以解答一下吗？这个问题好奇怪。O3编译优化会改变寄存器配置吗？谢谢！
View Articlenor writer烧写.dat文件
我按照北航樊文贵同学提供的工具链以及SPI boot流程烧写.dat文件到flash时，ccs console窗口提示flashing sector 0 and verifying sector0 ，0byte烧写到了flash，请问nor writer是支持烧写.dat格式的文件吧，那这个问题出在哪里呢
View Article6678调试程序加载出错问题---续
HI，您好经过 Titan的耐心指导，情况有些改观，但仍存在问题：问题如下：自己做的板子，能够成功加载helloworld例程，证明硬件上问题不大。但自己的程序仍然无法正常的调试。上电后FPGA给DSP复位后，先加载helloworld程序，运行，断开后再加载自己的程序，可以正常调试，此后的调试都正常。如果FPGA再次给DSP复位，直接加载自己的程序，便会出现如下的错误：C66xx_0:...
View ArticleTSC计时的时钟
求教！ 我在6657开发板上用TSCL和TSCH计时，这个时钟周期是CPU时钟吗？如果是，那我加载ti官方的6657开发板的gel是不是时钟默认为1GHz？我遇到了使用TSCL和TSCH计时与time.h里面的clock()计时不一样的问题。用TSCH和TSCL计时我除以的时钟是1GHz，用clock()函数计时除以的时钟是time.h里定义的#define CLOCK_PER_SEC...
View Articlexds2xx usb 驱动装不上 CCS5.4 tci6638k2k
Dear all:CCS开发环境是5.4版本开发板是tci6638K2K想用开发板自带的xds200 仿真器，但是找不到驱动，见附件。查资料，说ccs5.4自带xds200的驱动的，但是不知道为什么？请专家帮忙解决下，谢谢！
View Article两块TMDXEVM6678L EVM SRIO通信的问题
两块TMDXEVM6678L EVM 连接到 dual Break Out Card ，测试SRIO通信。有没有可用的测试例程？
View Article多核间用MSMC全局变量同步的问题
我在做多核的同步的时候，定义了一个int型的flag，并且把它放到了MSMC中。在core0中将其值改写为1，但在其他核中该值依然是0，并没有随着core0改变。怀疑是cache一致性的问题，于是加入了CACHE_invL1d((void *)(&flag),sizeof(int),CACHE_WAIT);但结果依旧。麻烦帮我看一下。 非常感谢TI的工作人员和各位网友！
View Article多核访问共享内存维护缓存一致性问题研究
The operations on Core 0 are:Write Flag at shared memoryIf(Cache is enabled for access shared memory){If(L2 Cache Size>0){CACHE_wbL2(flag address, size of flag);}Else if(L1D Cache...
View ArticleC6678 v8.2.0
你好：本来使用的编译器是c6000 v7.4.12，debug的时候是正常的，但是因为要使用openMP，这个版本的编译器好像是支持不好，所以安装了最新的编译器v8.2.0，但是在debug的时候进入的是boot.c文件，单步调试不会进入main()，请问什么原因？还有就是编译之后提示创建的".tbss",".tdata"没有相应的段，但是我在.cfg里面已经配置了，请问什么原因？谢谢
View ArticleSRIO 8b/10b error
项目中使用C6670的SRIO模块与交换芯片做业务数据的交互，发现交换芯片中的Lane status寄存器中的Error_Count位（即记录8b/10b decoding error的位）有错误出现计数的情况，这会影响整个链路的稳定性。尤其在刚上电时，此问题长出现。请问有无解决方法，可从哪里入手？...
View ArticleC6678芯片CACHE设置问题
1 在文档《C66x CorePac User's Guide》中描述“Defines the size of the L1P cache. The L1PMODE field powers-up as either 0h or 7h. See the device-specific data manual for more...
View ArticleClik here to view.
简单问题求解答，if语句明明条件成立，就是不执行后面的break
while(1) { //CACHE_invL2((void *)&softresetFlag, sizeof(softresetFlag), CACHE_WAIT); if(softresetFlag == 1) break; if(FpgaCount >= 5)...
View Article